Thanks Thanks:  0
Likes Likes:  0
Dislikes Dislikes:  0
Page 1 of 3 123 LastLast
Results 1 to 15 of 45

Thread: Jtag

  1. #1
    Super Moderator staric's Avatar
    Join Date
    03 Feb 2007
    Posts
    494
    Mentioned
    2 Post(s)
    Rep Power
    66

    Default Jtag

    Cei aia ... JTAG?
    Candva ma speriam numai la auzul acestui cuvant - JTAG. Incercam pe tot posibilul sa nul cunosc indeaproape, dar de ce tie teama nu scapi... In acest articol vreau sa va lamuresc si sa va arat ca nu totul e asa de simplu, ca JTAG nu e un cablu si GATA. JTAG-ul trebuie inteles, ca o tehnologie ce urmareste niste teluri. Asa ca incepem ... cu inceputul.


    JTAG Boudaty-Scan Test (BST)

    In 1985 s-a format un grup a producatarilor de top de produse electronice - JTAG (Joint Test Action Group). Pentru rezolvarea problemelor de testare JTAG a inaintat ca standard de productie urmatoarea specificatie IEEE Std 1149.1-1990 (IEEE Standard Test Access Port and Boundary-Scan Architecture).
    Implementarea arhitecturii BST in chipurile moderne asigura accesarea lor ( mai exact,accesarea blocurilor speciale de intrare-iesire) cu ajutorul unei interfete JTAG formata din 4 fire.Aceasta arhitectura permitea nu numai controlarea starii chipului, dar si comandarea lui - in asa fel se evita nevoia de aparatura sofisticata cu contact fizic.



    Mai mult, aceasta arhitectura permite schimbul si de alt tip de informatie cu chipul.De exemplu, obtinerea de rezultate a testului de interior asa cum se face la procesoarele moderne. In PLD (programmable logic device) aceasta arhitectura asigura alternativa ( sau baza) introducerea datelor de configurare. Mai e de adaugat ca nu e unica solutie, mai exxista si ate interfete - de exemplu, 12c cu 2 fire ce necesita mai putine cheltuieli pe aparatura si ce e cel mai important mai putin timp de accesare a datelor. Dar, avantajul arhitecturii BST este ca nu e obligatorie indicarea adreselor,deoarece JTAG-ul este format dintrun sir ce se adreseaza prin pozitia sa.



    Test Access Port



    Dupa cum se vede din graph, TAP-ul va trece in starea initiala-RESET din oricare altul in nu mai mult de 5 impulsuri TCK la TMS=1.Concomitent se va face initierea intregii scheme BST, iar in registrul instructiunile se vor scrie ca default ( de regula, instructiunea IDCODE, dar poate fi si alta, de exemplu, SAMPLE).Ca evitare a acestei initieri e nevoie de trecere a TAP prin starea de securitate IDLE in care se pastreaza toate configurarile.Schema BST contine si o serie de permutari in registru. La trecerea prin prima ramura a graph-uli e accesibil registru cu lungimea de 3 biti. Incarcarea instructiunii determina unul din registrul de date, accesabil la trecerea porin ramura stanga si actiunile cu el in stari date de TAP.Din aceste registre, ca minimum, avem registrul de acces la iesirile exterioare a chipului si registrul de ocolire format de 1 bit.
    deoarece sirul JTAG tote registrele de permutari se ordoneaza un unul lung,registrul de ocolire permite micsorarea aceste lungimi, reprezentand pe cele ocolite printrun bit.Pentru aceasta avem instructiunea BYPASS.Deoarece la introducerea instructiunii BYPASS se anuleaza actiunea instructiunii incarcate anterior, cu parere de rau, nu exista posibilitatea de a pastra starea blocurilor itrare-iesire, instalate cu ajutorul instructiunii de tipul EXTEST si INTEST. Exceptie fiind instructiunea CLAMP, care iti permite registrul de ocolire,dar acesta instructiune practic nu este folosita.
    In registrul de acces a blocului Intrare-iesire PLD, de regula, sunt alocati urmatorii 3 biti:Intrare(I),iesire(O) si iesire interzisa(T).Ordinea intrarii bitului in TDO e diferit in functie PLD firmelor. De exemplu, pentru Xilinx - (T,O,I), iar pentru Altera - (I,T,O).
    In starea CAPTURE se salveaza in registru starea actuala.Apropos, pentru registru de instructiuni asta e codul instructiunii SAMPLE, iar pentru registru de ocolire - 1 logic. In starea UPDATE datele din registru de permutari se rescriu in registrul de salvari.
    In asa fel, instructiunea SAMPLE nu numai citeste starea iesirilor exterioare, dar si scrie datele de comanda in registrul de salvare. Pentru a evita intrarea de date eronate e folosita inaintea instructiunilor de tipul EXTEST si INTEST.
    La incarcarea instructiunii EXTEST iesirea registrului de salvari determina starea iesirilor chipului, adica comanda iesirea si a treia stare - permitand testarea legaturilor externe.Instructiunea INTEST,din potriva, schimba semnalul introdus in chip si serveste la controlarea chipului insasi. De obicei se rezuma la o singura instructiune EXTEST, se foloseste bitul de intrare(I) pentru introducere in chip ca si la instructiunea INTEST.
    Instructiunea IDCODE activeaza registrul implimentat format di 32 de biti ca datele de identificare a producatorului, modelului si versiunea folosita.
    Numarul de instructiuni e determinat de producator si ,ca minimum, avem urmatoarele SAMPLE,BYPASS si EXTEST iar restul sunt instructiuni adaugatoare.Dupa cate am mentionat, pentru PLD pot exista instructiuni speciale de configurare, iar pentru procesor - citirea rezultatelor testului interior.
    Producatorii de microschipuri prezinta informatii despre o realizare concreta de BST pentru fiecare tip din productia sa sub forma unui fisier BSDL(Boundary-Scan Description Language). Mai multe informatii despre asta cititi aici:
    http://www.asset-intertech.com

    Accesul la portul JTAG se poate organiza prin cablu de tipul ByteBlaster, unind sistemul testat cu portul paralel al calculatorului...

    Bag mana in foc ca multi dintre voi ( ca si mine) nu ati inteles nimica din ce am scris(tradus) mai sus....nici nu trebuie...nu asta e sensul acestui articol.Principalul,cred, ca ati inteles ca nu e asa simplu pre cum pare si acuma nu va veti incurca pe viitor, macar, in termeni...

    In articolul urmator vom cobora pe pamant ...si vom vedea in practica ce e JTAG-ul

    Va urma...
    Last edited by staric; 11-10-07 at 13:32.

  2. #2
    Guru Member cipcirip99's Avatar
    Join Date
    02 Aug 2007
    Location
    Undeva in .... Univers si Timp !
    Posts
    288
    Mentioned
    0 Post(s)
    Rep Power
    62

    Post Re: Jtag

    Foarte bine !!! Salut aparitia acestui topic - foarte necesar de altfel in cazurile nefericite care pot aparea in viata unui receptor .
    Desi de preferinta nu ar fi de dorit sa ajungem aici , este o mana de ajutor intinsa celor care au nevoie si nu numai ..... .
    Va fi probabil un mod de a intelege ce se intampla acolo unde se intalnesc procesorul si suportul soft care ne dau atatea satifactii adeseori .
    Succes acestui nou topic !

  3. #3
    Super Moderator staric's Avatar
    Join Date
    03 Feb 2007
    Posts
    494
    Mentioned
    2 Post(s)
    Rep Power
    66

    Default Re: Jtag

    In primul articol am aflat cei aia JTAG - o tehnologie, un stadard de reglare a chipurilor cu ajutorul unor procedee. Toate cestea sunt facute in baza unor stadarde si a unor specificatii. Producatorii implimenteaza posibilitatea de folosire a tehnologieii JTAG chiar din procesul de proiectare a chipului. Acu vom trece la realizarea acestei tehnologii -INTERFATA JTAG.

    INTERFATA pe intelesul tuturor este un mijloc ( soft sau hard ) cu ajutorul careia interactionam cu ceva sau cineva. De exemplu, transmitem spre creer informatia vizuala prin intermediul unei interfete - ochiul, iar creerul doar o prelucreaza. Lucrand la calculator noi apasam diferite butoane pe monitor (care la randul sau e tot o interfata) ,iar acea fereastra si este interfata intre noi si soft.
    La fel e si cu portul JTAG a receptorului. El comunica cu calculatorul prin intermediul unei Interfete.Toate interfetele JTAG, de regula,sunt unite la portul LPT al calculatorului (exista si variante ce pot comunica si prin portul COM). Asta e legat de faptul ca aceste porturi de intrare-iesire permit o programare si un control al starii mai usor.



    Cea mai simpla interfata este cea cu rezistente de 100 Ohmi de preferinta din
    aceiasi "cutie".



    Atentie! Lungimea nu trebuie sa depaseasca 30-35cm


    In cazul in care stati bine la capitolul ciocan de lipit e mai bine sa faceti
    urmatoarea interfata:




    Aceste scheme sunt variatiuni a interfetei ByteBlaster a firmei ALTERA.De regula, la baza lor avem integrata 74HC244 (74LS244)

    Unirea interfetei JTAG la receptor( de exemplu - PBI-1000s) se face conform schemei de mai jos. Pentru alte receptoare ce au la baza procesorul STi5518 aceasta schema poate sa fie alta.



    Interfata data e pentru receptore ce au la baza procesorul ST....( de exemplu STi5518).Pentru alte procesoare schema interfetei poate fi alta,la fel si softul folosi poate fi altul. O interfata gata facuta costa in jur de 15-25 euro. Va prezint doar una dintre acestea cu lista de receptoare cu care este compatibila:



    ATENTIE! Pentru experimentele facute de dvs.in baza acestui articol nici eu nici administratorii siteului nu poarta nici o raspundere.TINETI MINTE- folosirea incorecta a interfetei JTAG poate duce la deteriorarea definitiva a receptorului!!!
    Last edited by staric; 12-10-07 at 11:11.

  4. #4
    Super Moderator staric's Avatar
    Join Date
    03 Feb 2007
    Posts
    494
    Mentioned
    2 Post(s)
    Rep Power
    66

    Default Re: Jtag


  5. #5
    Standard RSP member
    Join Date
    26 Oct 2007
    Posts
    854
    Mentioned
    0 Post(s)
    Rep Power
    0

  6. #6
    RSP - TEAM horatyu's Avatar
    Join Date
    16 Aug 2007
    Location
    SIBIU
    Posts
    5,748
    Mentioned
    63 Post(s)
    Rep Power
    113

    Default Re: Jtag

    Quote Originally Posted by dannielghi View Post
    eu ti-am trimis linkul http://www.youtube.com/watch?v=PmOgq...eature=related pt ca am vazut ca sunt cam ce iti trebuie tie acum - in speranta ca te ajuta....pt receptorul tau
    iar in dreapta se vad mai multe tutoriale pt receptoare si montarea antenelor

    difera de la receptor la receptor cred modalitatea de a face jtag

    cred ca la receptoarele de ultima generatie...nu mai e nevoie de jtag ...e suficient sa pui un soft corect...sau sa scrii toata memoria flash cu un soft original si se rezolva problema
    Last edited by horatyu; 25-12-07 at 17:02.

  7. #7
    Happy fery21's Avatar
    Join Date
    18 Feb 2008
    Location
    Big Bang
    Posts
    2,454
    Mentioned
    6 Post(s)
    Rep Power
    76

    Default Re: Jtag

    Am Facut Un Jtag Cel Simplu (25 Pini Cu Cele 4 R4zistente De 100 Si Una De 33) Lam Conectat La Un Kaon 511z Si Nimi Ce Pot Face Plyssssss!!!

  8. #8
    Super Moderator staric's Avatar
    Join Date
    03 Feb 2007
    Posts
    494
    Mentioned
    2 Post(s)
    Rep Power
    66

    Default Re: Jtag

    Quote Originally Posted by ADAMGAVRIL View Post
    Am Facut Un Jtag Cel Simplu (25 Pini Cu Cele 4 R4zistente De 100 Si Una De 33) Lam Conectat La Un Kaon 511z Si Nimi Ce Pot Face Plyssssss!!!
    Mai multe detalii, te rog ...

  9. #9
    Happy fery21's Avatar
    Join Date
    18 Feb 2008
    Location
    Big Bang
    Posts
    2,454
    Mentioned
    6 Post(s)
    Rep Power
    76

    Default Re: Jtag

    Quote Originally Posted by staric View Post
    Mai multe detalii, te rog ...
    acum nu mai am detali aveam 4 liniute pe afisaj dar lam facut e ok
    ms!

  10. #10
    Standard RSP member
    Join Date
    27 Apr 2007
    Location
    dorm in bucuresti
    Posts
    96
    Mentioned
    0 Post(s)
    Rep Power
    0

    Question Re: Jtag

    Eu inca am 4 liniute pe afisaj!!!

    Deci, cand incarc jKEYS imi zice :

    Error reading from IRD (DCU Peek)

    Iar la jtag INFO : Device I.D. 0x 1D405041 , Device STi 5518MVB-X

    Kaonul e KSF 570 , FTA , m-am lipit direct pe placa deoarece n-are "tepi"
    satelitar pasional ocazional
    ( soundclick.com/bands/default.cfm?bandid=625472)

  11. #11
    Happy fery21's Avatar
    Join Date
    18 Feb 2008
    Location
    Big Bang
    Posts
    2,454
    Mentioned
    6 Post(s)
    Rep Power
    76

    Default Re: Jtag

    Quote Originally Posted by unuldinei View Post
    Eu inca am 4 liniute pe afisaj!!!

    Deci, cand incarc jKEYS imi zice :

    Error reading from IRD (DCU Peek)

    Iar la jtag INFO : Device I.D. 0x 1D405041 , Device STi 5518MVB-X

    Kaonul e KSF 570 , FTA , m-am lipit direct pe placa deoarece n-are "tepi"
    cuta jkey ptr kaon

  12. #12
    Standard RSP member
    Join Date
    27 Apr 2007
    Location
    dorm in bucuresti
    Posts
    96
    Mentioned
    0 Post(s)
    Rep Power
    0

    Default Re: Jtag

    Am jTAG pentru KAON , dar al meu fiind un KSF 570 , e si un veritabil FTA... Asa ca producatorii s-au gandit sa-l protejeze bine. Se pare ca ar fi vorba despre o rezistenta R 366, care nu o am pe placa , e marcat locul dar nu e .Am lipit una de 1K asa cum zice intr-un thread , dar tot nimic. Acceasi eroare cu IRD-ul .
    satelitar pasional ocazional
    ( soundclick.com/bands/default.cfm?bandid=625472)

  13. #13
    Standard RSP member SAFETRON1's Avatar
    Join Date
    31 Jan 2007
    Posts
    102
    Mentioned
    0 Post(s)
    Rep Power
    63

    Default Re: Jtag

    Quote Originally Posted by unuldinei View Post
    Eu inca am 4 liniute pe afisaj!!!

    Deci, cand incarc jKEYS imi zice :

    Error reading from IRD (DCU Peek)

    Iar la jtag INFO : Device I.D. 0x 1D405041 , Device STi 5518MVB-X

    Kaonul e KSF 570 , FTA , m-am lipit direct pe placa deoarece n-are "tepi"


    Eroarea apare pt ca procesorul nu este pus in service mode si ca urmare flash-ul nu este disponibil.Urmareste in pozele din arhiva cum se pune procesorul in scurt (pin 115) cu rezistenta de 1k.Nu imi mai aduc aminte exact cum arata placa de 570 pt ca a trecut mult timp de cand nu am mai facut unul cu JTAG , dar daca ai ajuns pana aici cred ca te descurci sa identifici contactele dupa cum arata in poze.
    Attached Files Attached Files

  14. #14
    Standard RSP member
    Join Date
    27 Apr 2007
    Location
    dorm in bucuresti
    Posts
    96
    Mentioned
    0 Post(s)
    Rep Power
    0

    Default Re: Jtag

    Multumesc pentru indicatii .. dar se pare ca inca nu-i dau de cap , asa ca epopeea ksf 570 continuaa..(conteaza determinarea si dorinta de a experimenta).
    Din poze am inteles cum trebuie plantata rezistenta(cu toate ca am facut acelasi lucru de mai multe ori inainte) , respectand exact punctele de masa acum. Am pornit kaonul ( afiseaza v 1.10 dupa aia 4 liniute, ii dau din telecomanda on si chiar trece pe on ), am pornit si jkeys-ul si placuta surpriza sa vad ca :
    Device ID 0x1D405041
    Device STi5518MVB-X
    IRD Model KAONMEDIA STB
    IRD# R 19 6106 3481-87
    Box Keys 74 E3 &4 39 81 74 E9 74
    Build Cfg XXXX Boot Strap XXXX
    Model ID XXX Software XXXX
    ................................................................
    Am incercat de mai multe ori sa sterg memoria la sectiunea de FLASH PROGRAMMING si sa scriu softul pt H/W 12.00.A1 dar imi spunea ca memoria nu-i empty... am scris asa , dar cred ca doar se prefacea .. iar dupa o vreme din nou nu-mi mai recunoaste IRD-ul . Am citit Flash-ul dar acum nu-mi comunica . Error reading IRD... Chiar ma enerveaza fenomenele de genul asta !!! Asa ca sper ca dupa ce voi rezolva intr-un fel sa-mi fie sterse post-urile de aici si sa fac un thread pentru alti napastuiti...(Cata mila crestineasca!)
    satelitar pasional ocazional
    ( soundclick.com/bands/default.cfm?bandid=625472)

  15. #15
    Standard RSP member SAFETRON1's Avatar
    Join Date
    31 Jan 2007
    Posts
    102
    Mentioned
    0 Post(s)
    Rep Power
    63

    Default Re: Jtag

    Nu mai porni receiver-ul din standby cand umblii cu jkeys ca nu ne jucam aici cu conserve!!

    Spui ca nu te lasa sa dai erase la flash?? ....iti trebuie unlock pt sectoarele din flash

    ...il urc eu

Page 1 of 3 123 LastLast

Posting Permissions

  • You may not post new threads
  • You may not post replies
  • You may not post attachments
  • You may not edit your posts
  •